घरसमाचारCoWoS से 3D स्टैकिंग तक: विषम एकीकरण चिप वास्तुकला और उद्योग की सीमाओं को नया आकार देता है

CoWoS से 3D स्टैकिंग तक: विषम एकीकरण चिप वास्तुकला और उद्योग की सीमाओं को नया आकार देता है

CoWoS से 3D स्टैकिंग तक: विषम एकीकरण चिप आर्किटेक्चर को नया आकार देता है




कनेक्टिविटी ने ट्रांजिस्टर की जगह ले ली है नंबर-एक चर प्रदर्शन का निर्धारण.विषम एकीकरण चिप डिजाइन के नियमों को फिर से लिख रहा है और सेमीकंडक्टर उद्योग में शक्ति संतुलन का पुनर्गठन कर रहा है।

चिपलेट और उन्नत पैकेजिंग पर रिपोर्ट की समीक्षा करते समय, एक कीवर्ड बार-बार सामने आता है: विषम एकीकरण.दशकों तक, सेमीकंडक्टर उद्योग का मुख्य विषय "सिकुड़ते ट्रांजिस्टर" था।आज, एक बुनियादी बदलाव चल रहा है: हम अब एक ही चिप पर सब कुछ डालने के प्रति जुनूनी नहीं हैं।इसके बजाय, हम विभिन्न कार्यों वाले चिप्स को एक साथ "असेंबल" कर रहे हैं।

यह एक समझौता जैसा लग सकता है, लेकिन वास्तव में यह विकास है।जैसे-जैसे प्रक्रिया नोड्स भौतिक सीमाओं के करीब पहुंचते हैं, लागत तेजी से बढ़ती है, और सिस्टम की मांगें अधिक जटिल हो जाती हैं, एक एकल विनिर्माण प्रक्रिया अब एक ही समय में प्रदर्शन, शक्ति और कार्यक्षमता को संतुष्ट नहीं कर सकती है।

विषम एकीकरण समाधान के रूप में उभरा है: तर्क, मेमोरी, आरएफ और फोटोनिक्स प्रत्येक को उनकी इष्टतम प्रक्रिया के साथ निर्मित किया जाता है, फिर एक पूर्ण प्रणाली बनाने के लिए पैकेजिंग स्तर पर एकीकृत किया जाता है।इस परिवर्तन में, यह स्पष्ट हो गया है कि पैकेजिंग अब केवल "कनेक्टिंग चिप्स" नहीं है - यह है चिप को पुनः परिभाषित करना.

पैकेजिंग अब बैंडविड्थ, बिजली की खपत, विलंबता और यहां तक ​​कि कंप्यूटिंग शक्ति की अंतिम सीमा भी निर्धारित करती है।चिपलेट या उन्नत पैकेजिंग पर अलग से चर्चा करने के बजाय, हम एक पूरी तरह से नए युग में प्रवेश कर रहे हैं: अर्धचालक प्रणाली युग, जो विषम एकीकरण द्वारा संचालित है।

रिपोर्ट का मूल संदेश

सेमीकंडक्टर प्रदर्शन में सुधार के लिए मुख्य युद्धक्षेत्र "ट्रांजिस्टर स्केलिंग" से "पैकेजिंग और सिस्टम-स्तरीय एकीकरण (चिपलेट + विषम एकीकरण)" की ओर स्थानांतरित हो रहा है।

यह प्रतिमान परिवर्तन क्यों?

रिपोर्ट तीन मूल कारणों की पहचान करती है:

  • मूर का नियम धीमा हो रहा है: बड़े मोनोलिथिक चिप्स कम उपज और बढ़ती लागत से पीड़ित हैं।
  • विस्फोटक प्रणाली जटिलता: डिज़ाइन, सत्यापन और विनिर्माण चक्र बहुत लंबा हो जाता है।
  • एप्लिकेशन की बढ़ती माँगें: एआई/एचपीसी सिस्टम को एक साथ काम करने के लिए तर्क, मेमोरी, आरएफ और फोटोनिक्स की आवश्यकता होती है।

निष्कर्ष: मोनोलिथिक चिप दृष्टिकोण अब व्यवहार्य नहीं है।उद्योग को सिस्टम-स्तरीय असेंबली की ओर रुख करना चाहिए।

समाधान: विषम एकीकरण (HI)

रिपोर्ट इसे स्पष्ट रूप से परिभाषित करती है:

उच्च प्रदर्शन और विस्तारित कार्यक्षमता प्राप्त करने के लिए विभिन्न प्रक्रियाओं और कार्यों के साथ चिप्स को सिस्टम-स्तर पर असेंबल करना।

तीन मुख्य लक्ष्य:

  • आकार अनुकूलन
  • प्रदर्शन में सुधार
  • कार्य विस्तार

मौलिक परिवर्तन: एक चिप "एकल डाई" से "पैकेज में एक सिस्टम" में विकसित होती है।

चिपलेट + उन्नत पैकेजिंग: मुख्य पथ

1. चिपलेट क्या है?

  • उच्च IO घनत्व वाला छोटा डाई
  • मॉड्यूलर डिजाइन और अलग विनिर्माण
  • अधिक उपज और कम लागत

2. इंटरपोजर/उन्नत पैकेजिंग की भूमिका

  • पीसीबी की तुलना में कहीं अधिक घनत्व वाला इंटरकनेक्ट प्रदान करता है
  • चिप्स के बीच अल्ट्रा-फास्ट संचार सक्षम करता है

मुख्य निष्कर्ष: पैकेजिंग अब केवल "कनेक्शन" नहीं है - यह एक है सिस्टम प्रदर्शन निर्धारक.

प्रौद्योगिकी विकास: 2डी → 2.5डी → 3डी

  • 2डी (प्लानर एकीकरण): चिप्स को अगल-बगल रखा गया, पैकेजिंग के माध्यम से जोड़ा गया
  • 2.5डी (इंटरपोजर): सिलिकॉन/ऑर्गेनिक/ग्लास इंटरपोजर (जैसे, CoWoS), हाई-बैंडविड्थ इंटरकनेक्ट को सक्षम करता है
  • 3डी (स्टैकिंग): टीएसवी / हाइब्रिड बॉन्डिंग, 1 मिलियन/मिमी² तक अल्ट्रा-हाई कनेक्शन घनत्व

स्पष्ट प्रवृत्ति: क्षैतिज कनेक्शन से ऊर्ध्वाधर स्टैकिंग की ओर बढ़ना।

वास्तविक प्रदर्शन बाधा

प्रदर्शन अब ट्रांजिस्टर द्वारा निर्धारित नहीं किया जाता है, बल्कि इसके द्वारा निर्धारित किया जाता है कनेक्टिविटी.चार प्रमुख मेट्रिक्स:

  • इंटरकनेक्ट घनत्व: समानांतर डेटा चैनलों की संख्या
  • डेटा दर: प्रति लिंक गति
  • बैंडविड्थ घनत्व: घनत्व × दर (सबसे महत्वपूर्ण)
  • प्रति बिट ऊर्जा: संचरण की शक्ति दक्षता

मुख्य निष्कर्ष: भविष्य की प्रतिस्पर्धा का मूल कंप्यूटिंग शक्ति नहीं है, बल्कि है डेटा संचलन दक्षता.

महत्वपूर्ण प्रणाली चुनौतियाँ: बिजली वितरण और थर्मल प्रबंधन

1. विद्युत वितरण दक्षता

  • पारंपरिक प्रणालियाँ केवल 75-80% दक्षता हासिल करती हैं
  • वोल्टेज नियामकों को चिप्स (आईवीआर) के करीब रखा जाना चाहिए

2. हानि के स्रोत

  • ट्रांसमिशन हानि ∝ I²R
  • दूरी के साथ हानि तेजी से बढ़ती है

निष्कर्ष: बिजली वितरण पथ एक प्रमुख सिस्टम प्रदर्शन बाधा बन गए हैं।

उद्योग रणनीतिक आउटलुक

संपूर्ण रिपोर्ट को तीन उच्च-स्तरीय निर्णयों में संक्षेपित किया जा सकता है:

  • अर्धचालक "सिस्टम युग" में प्रवेश करते हैं: सिस्टम तालमेल (चिपलेट + पैकेजिंग + पावर + थर्मल) द्वारा संचालित, न कि केवल ट्रांजिस्टर द्वारा।
  • पैकेजिंग मुख्य युद्धक्षेत्र बन गया है: सिस्टम जटिलता का 80-90% हिस्सा है;प्रदर्शन, लागत और विश्वसनीयता तय करता है।
  • एआई सबसे मजबूत उत्प्रेरक है: 3डी पैकेजिंग, चिपलेट और ऑप्टिकल इंटरकनेक्ट को चलाने के लिए अत्यधिक बैंडविड्थ, कम विलंबता और कम बिजली की मांग करता है।

सारांश

जैसे-जैसे मूर का नियम धीमा होता गया, चिप्स का भविष्य अब ट्रांजिस्टर द्वारा निर्धारित नहीं होता।द्वारा तय किया जाता है पैकेजिंग और सिस्टम एकीकरण क्षमता.